در چشمانداز پویای صنعت نیمههادی، عبور از مرزهای فیزیکی سیلیکون همواره یکی از بزرگترین چالشهای مهندسی بشر بوده است. در اواخر ژوئن ۲۰۲۶، شرکت IBM با یک دستاورد تاریخی، خط بطلانی بر پیشبینیهای بدبینانه مبنی بر پایان عمر قانون مور (Moore’s Law) کشید و رسماً از موفقیت خود در ساخت نمونه آزمایشگاهی اولین پردازنده با فناوری زیر ۱ نانومتر پردهبرداری کرد. این فناوری که در مقیاس ۰.۷ نانومتر یا ۷ آنگستروم (7 Angstrom) دستهبندی میشود، جهشی بیسابقه در چگالی ترانزیستورها و بهرهوری انرژی به شمار میرود و استانداردهای جدیدی را برای جدیدترین cpu های دهههای آینده تعریف کرده است.
البته IBM در این مسیر تنها نیست؛ در حالی که غولهای غربی روی معماریهای سهبعدی سیلیکونی تمرکز کردهاند، محققان شرقی مسیر کاملاً متفاوتی را برای ساخت پردازندههای ۱ نانومتری چین با استفاده از مواد دو بعدی در پیش گرفتهاند که میتواند قواعد بازی را تغییر دهد.
توسعه cpu 1 نانو متری نه تنها یک رکوردشکنی علمی است، بلکه پاسخی حیاتی به نیازهای سیریناپذیر زیرساختهای محاسباتی مدرن، به ویژه در حوزه هوش مصنوعی مولد (Generative AI) و دیتاسنترهای عظیم است. در این گزارش جامع تحقیقاتی، تمامی ابعاد این فناوری، از جمله نحوه تولید این cpu، مشخصات فنی کامل، معماری انقلابی سهبعدی به نام NanoStack، اهداف ساخت، مشتریان اصلی و شرکای استراتژیک، قیمت احتمالی در بازار و در نهایت مقایسه تحلیلی با cpu های شرکت های دیگه نظیر اینتل، TSMC و سامسونگ به تفصیل مورد بررسی قرار گرفته است.
آنچه میخوانید:
مشخصات فنی کامل: عبور از مرزهای نانومتر و ورود به عصر آنگستروم
برای درک عظمت دستاورد اخیر در ساخت cpu های ibm، درک مقیاس فیزیکی این پردازنده ضروری است. یک نانومتر معادل یک میلیاردم متر است. در دنیای زیستشناسی، یک گلبول قرمز خون حدود ۷۰۰۰ نانومتر عرض دارد و عرض یک رشته DNA انسان تقریباً ۲.۵ نانومتر است. فناوری جدید IBM در مقیاس ۰.۷ نانومتر (معادل عرض چند اتم سیلیکون یا یک مولکول گلوکز) عمل میکند. به همین دلیل، مهندسان از واحد اندازهگیری کوچکتری به نام “آنگستروم” (معادل یکدهم نانومتر) برای توصیف این گره پردازشی استفاده میکنند که نشاندهنده ورود رسمی صنعت به عصر آنگستروم است.
تراشه ۷ آنگسترومی IBM قادر است نزدیک به ۱۰۰ میلیارد ترانزیستور را در فضایی به اندازه ناخن انسان جای دهد. این رقم تقریباً دو برابر تراکم ترانزیستوری است که IBM در سال ۲۰۲۱ در معماری ۲ نانومتری خود معرفی کرده بود. البته باید توجه داشت که در صنعت نیمههادی مدرن، واژه “نانومتر” دیگر به معنای اندازه فیزیکی و دقیق طول گیت ترانزیستور نیست، بلکه یک نامگذاری تجاری برای نشان دادن نسل فناوری و میزان تراکم محاسباتی است. با این حال، دستاوردهای عملکردی کاملاً واقعی و مبتنی بر فیزیک مواد هستند.
| پارامتر فنی | گره ۲ نانومتری IBM (سال ۲۰۲۱) | گره ۰.۷ نانومتری IBM (سال ۲۰۲۶) | میزان تغییرات و بهبود |
| تعداد ترانزیستور (در ابعاد ناخن) | حدود ۵۰ میلیارد | حدود ۱۰۰ میلیارد | ۱۰۰٪ افزایش (دو برابر شدن چگالی) |
| عملکرد پردازشی (توان مصرفی ثابت) | معیار پایه | – | حداکثر ۵۰٪ افزایش سرعت و عملکرد |
| مصرف انرژی (عملکرد پردازشی ثابت) | معیار پایه | – | حداکثر ۷۰٪ کاهش مصرف برق |
| فناوری ترانزیستور | GAA Nanosheet (دوبعدی) | NanoStack / 3D CFET (سهبعدی) | تغییر ساختار از افقی به عمودی |
| مساحت سلول SRAM | معیار پایه | – | ۴۰٪ کاهش مساحت |
دادههای این جدول به وضوح نشان میدهد که طراحان برای توسعه جدیدترین cpu ها با استفاده از این فناوری، انعطافپذیری فوقالعادهای خواهند داشت. آنها میتوانند تراشههایی طراحی کنند که قدرت پردازشی ۵۰ درصد بیشتری نسبت به نسل قبل داشته باشند (مناسب برای ابررایانهها) یا با حفظ قدرت فعلی، مصرف باتری را تا ۷۰ درصد کاهش دهند (مناسب برای تجهیزات سیار و اینترنت اشیا).
نحوه تولید این cpu: انقلاب معماری NanoStack و مقیاسپذیری سهبعدی
بزرگترین چالش در تولید cpu 1 نانو متری، نشت جریان الکتریکی، تداخل حرارتی و محدودیت فضای افقی روی ویفر (Wafer) بود. در طول ۶۰ سال گذشته از زمان اختراع ماسفت (MOSFET)، مقیاسپذیری همیشه در محورهای دوبعدی X و Y انجام میگرفت. به این معنا که مهندسان سعی میکردند ترانزیستورها را کوچکتر کرده و در کنار هم فشردهتر کنند. اما با رسیدن به مرزهای اتمی، این رویکرد به بنبست رسید.برای فرار از این بنبست فیزیکی، دو راهکار در دنیا مطرح شد:
راهکار اول استفاده از مواد جایگزین گرافینی بود که به تولد تراشههای دو بعدی (2D Materials) در آزمایشگاههای پکن منجر شد؛ و راهکار دوم که IBM آن را انتخاب کرد، فعالسازی محور Z (ارتفاع) و حرکت به سمت ساختار سهبعدی بود که تحت عنوان پلتفرم «NanoStack» معرفی شده است.
عبور از Nanosheet به NanoStack (ساختار CFET)
در مدارهای منطقی استاندارد (CMOS)، به دو نوع ترانزیستور نوع N (دارای الکترون آزاد) و نوع P (دارای حفره الکترونی) نیاز است که تا پیش از این به صورت افقی در کنار یکدیگر قرار میگرفتند. در معماری NanoStack که بر پایه مفهوم CFET (Complementary Field-Effect Transistor) بنا شده است، ترانزیستورهای نوع N و P به صورت عمودی (Staggered) روی یکدیگر انباشته میشوند.
هر یک از این ترانزیستورها از سه لایه نانوشیت (Nanosheet) تشکیل شدهاند. ضخامت هر نانوشیت تنها حدود ۵ نانومتر است که معادل ۱۵ ردیف اتم سیلیکون میباشد و این لایهها با فاصلهای در حدود ۹ نانومتر از یکدیگر معلق هستند. این تغییر ساختار از حالت دوبعدی به چیدمان سهبعدی، دقیقاً مانند تبدیل خانههای ویلایی یکطبقه به برجهای آسمانخراش است که باعث میشود در یک مساحت ثابت، فضای بسیار بیشتری برای قطعات فراهم شود.
فرآیند پیچیده پیوند ویفرها (Dielectric Bonding)
یکی از ویژگیهای منحصربهفرد نحوه تولید این cpu در آزمایشگاههای IBM، استفاده از دو ویفر مجزا به جای یک ویفر است. به جای آنکه ترانزیستورهای N و P روی یک بستر سیلیکونی با استفاده از یک فرآیند پیچیده ساخته شوند، IBM آنها را به صورت جداگانه روی دو ویفر مختلف میسازد. این امر به مهندسان اجازه میدهد تا متریال، کانالها و ولتاژهای هر نوع ترانزیستور را کاملاً مستقل از دیگری بهینهسازی کنند.
پس از ساخت، این دو ویفر باید با دقتی در حد آنگستروم روی هم قرار گرفته و با استفاده از یک لایه دیالکتریک بسیار نازک (Ultra-thin Dielectric Bonding) به یکدیگر پیوند بخورند. این لایه اکسید دیالکتریک باید به قدری محکم باشد که اتصال فیزیکی را حفظ کند و در عین حال به قدری نازک باشد که مقاومت و ظرفیت خازنی پارازیتیک را به حداقل برساند.
شبکه توزیع توان در پشت ویفر (BSPDN)
فشردهسازی ترانزیستورها به صورت عمودی، چالش بزرگی در زمینه سیمکشی و رساندن برق به آنها ایجاد میکند. در معماریهای سنتی، هم سیگنالهای داده و هم برق از سمت جلوی تراشه تامین میشدند که منجر به تداخل و ازدحام سیمها میشد. در ساختار NanoStack، از فناوری شبکه توزیع توان در پشت ویفر (Backside Power Delivery Network – BSPDN) استفاده شده است. این یعنی برق از پشت تراشه به ترانزیستورها تزریق میشود و سمت جلوی تراشه منحصراً برای انتقال سیگنالهای داده آزاد میماند. این نوآوری نقش مهمی در کاهش مقاومت الکتریکی و افزایش سرعت cpu 1 نانو متری دارد.
لیتوگرافی High NA EUV و شرکای استراتژیک در توسعه
طراحی و ساخت جدیدترین cpu جهان، یک تلاش جمعی است که نیازمند پیشرفتهترین تجهیزات صنعتی است. شرکت IBM، اگرچه خود صاحب ایده و طراح معماری NanoStack است، اما برای اثبات عملی آن در مجتمع نانوتک آلبانی (Albany NanoTech Complex) در ایالت نیویورک، با شبکهای از شرکای استراتژیک همکاری نزدیکی داشته است.
مهمترین ابزار در نحوه تولید این cpu، دستگاههای نسل جدید لیتوگرافی فرابنفش شدید با گشودگی عددی بالا (High NA EUV) ساخت شرکت هلندی ASML است. این دستگاهها با استفاده از طول موجهای نوری بسیار کوتاه و آینههای فوقدقیق، الگوهای مداری را در مقیاس اتمی روی ویفر حک میکنند.
همچنین شرکتهایی نظیر Lam Research (در توسعه مواد پیشرفته برای لایهنشانی)، Tokyo Electron (TEL) و SCREEN (در زمینه سیستمهای پاکسازی و تجهیزات نیمههادی) نقش اساسی در بهینهسازی فرآیند ساخت داشتهاند. همکاری استراتژیک و پنجساله بین IBM و Lam Research نشان میدهد که تمرکز اصلی بر روی رفع چالشهای رسوبگذاری اتمبهاتم و توسعه متریال مناسب برای شبکه توزیع توان پشتی (BSPDN) است.
تحول در حافظه نهان (SRAM) و تاثیر آن بر هوش مصنوعی
یکی از حیاتیترین اجزای جدیدترین cpu ها، حافظه پنهان استاتیک یا SRAM است. SRAM به دلیل سرعت بسیار بالا برای تغذیه مداوم هستههای پردازشی استفاده میشود، اما در یک دهه گذشته، مقیاسپذیری آن به یک مانع بزرگ تبدیل شده بود و سازندگان نمیتوانستند سلولهای SRAM را متناسب با ترانزیستورهای منطقی کوچک کنند. این امر منجر به ایجاد یک “دیوار حافظه” (Memory Wall) به ویژه در پردازندههای هوش مصنوعی شده بود، جایی که پردازنده منتظر رسیدن دادهها از حافظه میماند.
ساختار NanoStack در cpu 1 نانو متری IBM توانسته است با کاهش چشمگیر مقاومت خطوط و ظرفیت خازنی، مساحت سلولهای SRAM را تا ۴۰ درصد کاهش دهد. این دستاورد بینظیر به طراحان تراشه اجازه میدهد تا حجم بسیار بیشتری از حافظه فوقسریع را مستقیماً در کنار هستههای پردازشی قرار دهند. در نتیجه، گلوگاه انتقال دادهها برطرف شده و سرعت اجرای الگوریتمهای پیچیده هوش مصنوعی به شدت افزایش مییابد.
اهداف ساخت و موارد استفاده cpu 1 نانو متری
توسعه این فناوری با سرمایهگذاریهای میلیارد دلاری صورت گرفته است و اهداف ساخت آن مستقیماً با روندهای کلان فناوری در دهههای آینده گره خورده است. موارد استفاده کلیدی این تراشهها عبارتند از:
۱. زیرساختهای هوش مصنوعی مولد (Generative AI): آموزش و اجرای مدلهای زبانی بزرگ (LLMs) نیازمند توان پردازشی و پهنای باند حافظه عظیمی است. شتابدهندههای برتر هوش مصنوعی امروزی حدود ۱۵۰۰ تریلیون عملیات در ثانیه (TOPS) توان محاسباتی دارند. بر اساس تخمینهای IBM، استفاده از معماری ۷ آنگسترومی میتواند این توان را با افزایشی ۶ برابری به حدود ۹۰۰۰ TOPS برساند. بهبود ۴۰ درصدی چگالی SRAM میتواند زمان آموزش (Training) مدلهای پیشرفته هوش مصنوعی را از چندین ماه به تنها چند هفته کاهش دهد، که یک مزیت رقابتی عظیم برای شرکتهای توسعهدهنده AI است.
۲. کاهش بحران انرژی و دیتاسنترهای سبز: مراکز داده ابری (Data Centers) امروزه به یکی از بزرگترین مصرفکنندگان انرژی در جهان تبدیل شدهاند. دفع حرارت ناشی از هزاران سرور نیازمند سیستمهای خنککننده پرمصرف است. با توجه به اینکه cpu 1 نانو متری IBM میتواند مصرف انرژی را تا ۷۰ درصد نسبت به نسل ۲ نانومتری کاهش دهد، استفاده از آن در دیتاسنترها میتواند ردپای کربن را به شدت کاهش داده و صرفهجویی اقتصادی عظیمی برای شرکتهایی نظیر گوگل، مایکروسافت و آمازون به همراه داشته باشد.
۳. تجهیزات سیار و اینترنت اشیا (IoT): یکی از ملموسترین موارد استفاده برای مصرفکنندگان نهایی در گوشیهای هوشمند خواهد بود. یک cpu 1 نانو متری در یک تلفن هوشمند میتواند عمر باتری را نسبت به مدلهای امروزی تا ۴ برابر افزایش دهد. این یعنی دستگاههای موبایل میتوانند بدون نیاز به شارژ مجدد، چندین روز کار کنند و به صورت محلی پردازشهای سنگین یادگیری ماشین (Edge AI) را بدون اتصال به اینترنت انجام دهند.
۴. صنعت خودروسازی و زیرساختهای حیاتی: خودروهای خودران برای پردازش دادههای صدها سنسور و دوربین به صورت بلادرنگ به تراشههایی نیاز دارند که علاوه بر قدرت بالا، تاخیر بسیار پایینی داشته باشند. تراکم بالای ترانزیستور و حافظه یکپارچه در معماری NanoStack، زمان واکنش سیستم را به کسری از میلیثانیه میرساند که برای ایمنی سرنشینان در جادهها حیاتی است.
مشتریان اصلی، کارخانجات شریک و چشمانداز تجاری
نکته مهم در مورد شرکت IBM این است که برخلاف اینتل یا سامسونگ، این شرکت کارخانجات تولید انبوه تراشه تجاری (Fab) برای بازار عمومی در اختیار ندارد. در عوض، مدل تجاری IBM بر اساس تحقیق و توسعه (R&D)، ثبت اختراعات و سپس فروش لایسنس و مالکیت فکری (IP) معماریهای خود به کارخانجات ریختهگری نیمههادی (Foundries) استوار است.
شراکت استراتژیک با Rapidus (ژاپن)
یکی از مهمترین مشتریان اصلی و شرکای تجاری IBM برای تولید این فناوری، شرکت نوپای ژاپنی Rapidus است. شرکت راپیدوس با حمایت مالی هنگفت دولت ژاپن (مانند یارانههای ۵۰۰ میلیون دلاری) و ائتلافی از غولهای صنعتی این کشور از جمله تویوتا، سونی، سافتبانک و کیوکسیا تاسیس شده است تا ژاپن را مجدداً به بازیگر اصلی تولید نیمههادیهای پیشرفته تبدیل کند.
IBM و Rapidus پیش از این قراردادهایی برای تولید انبوه تراشههای ۲ نانومتری تا اواخر سال ۲۰۲۷ منعقد کردهاند. مهندسان راپیدوس در مجتمع آلبانی دوشادوش محققان IBM در حال کار هستند. با معرفی معماری NanoStack برای cpu 1 نانو متری، انتظار میرود Rapidus اولین و اصلیترین تولیدکننده تجاری این فناوری در پایان این دهه باشد. این همکاری از نظر ژئوپلیتیک نیز اهمیت بالایی دارد، زیرا آمریکا و ژاپن در تلاشند تا وابستگی زنجیره تامین تراشههای جهان به کشور تایوان (TSMC) را کاهش دهند.
سایر مشتریان و بازار مصرف
سامسونگ (Samsung) که یکی از شرکای دیرینه IBM است و پیشتر از معماری Nanosheet اختراعی IBM در فرآیند ۳ نانومتری خود استفاده کرده بود، احتمالاً یکی دیگر از مشتریان لایسنس معماری NanoStack خواهد بود. در نهایت، مشتریان اصلی که این تراشهها را برای محصولات خود سفارش خواهند داد، شرکتهای بدون کارخانه (Fabless) مانند Apple، AMD، Nvidia و Qualcomm خواهند بود که برای دستیابی به بالاترین توان محاسباتی در جدیدترین cpu ها و GPU های خود، به این فناوری وابسته هستند.
قیمت احتمالی و اقتصاد تولید در مقیاس زیر ۱ نانومتر
هرچند تواناییهای فنی این تراشهها خیرهکننده است، اما اقتصاد تولید تراشه در مقیاس زیر ۱ نانومتر با چالشهای بیسابقهای روبرو است که مستقیماً بر قیمت احتمالی آنها در بازار تاثیر میگذارد.
تولید نیمههادیها بر پایه محاسبه هزینه هر ویفر سیلیکونی (Wafer Cost) سنجیده میشود. بررسی روندهای قیمتی نشان میدهد که با هر بار کوچکتر شدن گره پردازشی، هزینههای تولید به صورت تصاعدی افزایش مییابد. در حال حاضر، شرکت TSMC برای تولید هر ویفر ۳ نانومتری حدود ۱۸,۰۰۰ دلار و برای ویفرهای ۲ نانومتری رقمی در حدود ۳۰,۰۰۰ دلار از مشتریانی نظیر اپل و انویدیا طلب میکند. هرچند سامسونگ برای جذب مشتری و رقابت با TSMC اخیراً قیمت ویفرهای ۲ نانومتری خود را به ۲۰,۰۰۰ دلار کاهش داده است، اما ورود به مقیاس ۱ نانومتر قواعد بازی را تغییر خواهد داد.
طبق پیشبینی تحلیلگران صنعت، هزینه تولید یک ویفر برای cpu 1 نانو متری ممکن است به بیش از ۴۵,۰۰۰ دلار (حدود ۳۲۰,۰۰۰ یوان چین) بالغ شود. این افزایش شدید هزینه به دلایل زیر است:
- نیاز به استفاده از چندین دستگاه لیتوگرافی High NA EUV که قیمت هر کدام بالغ بر ۴۰۰ میلیون دلار است.
- استفاده از دو ویفر مجزا به جای یک ویفر در فرآیند پیوند دیالکتریک (Dielectric Bonding) در معماری NanoStack که خود به تنهایی هزینههای بستر را دو برابر میکند.
- افت بازدهی تولید (Yield) در سالهای اولیه؛ چالش همترازی دقیق دو ویفر و مدیریت اتلاف حرارتی (دمای بالای ۹۰۰ درجه سانتیگراد در فرآیند انباشت) باعث میشود درصد تراشههای سالم در هر ویفر در ابتدای کار پایین باشد.
با توجه به این قیمت احتمالی، پردازندههای مبتنی بر فناوری ۰.۷ نانومتری در سالهای اولیه عرضه (حدود ۲۰۳۰ تا ۲۰۳۱) به هیچ وجه در محصولات مصرفی مانند لپتاپهای معمولی یا گوشیهای میانرده استفاده نخواهند شد. اولین خریداران این cpu ها، شرکتهای ارائهدهنده خدمات ابری (Cloud) و زیرساختهای عظیم هوش مصنوعی خواهند بود که حاضرند برای هر پردازنده دهها هزار دلار بپردازند تا از مزایای کاهش ۷۰ درصدی مصرف انرژی بهرهمند شوند. به مرور زمان و با بلوغ خطوط تولید، این فناوری به گوشیهای هوشمند پرچمدار راه پیدا خواهد کرد.
مقایسه با cpu های کمپانی های دیگر (TSMC، Intel، Samsung)
اعلام موفقیت IBM در توسعه پلتفرم ۰.۷ نانومتری، رقابت شدیدی را در میان بازیگران اصلی صنعت ساخت تراشه ایجاد کرده است. در ادامه، مقایسه جامعی بین برنامههای توسعه cpu 1 نانو متری توسط شرکتهای پیشرو ارائه شده است:
تحلیل استراتژیک رقبا در توسعه جدیدترین cpu
- نوآوری ساختاری IBM در برابر رقبا: در حالی که شرکتهایی مانند TSMC و اینتل به تازگی در حال ورود به معماری Nanosheet (یا RibbonFET) و استفاده از شبکههای توزیع توان پشتی (مانند PowerVia در اینتل یا Super Power Rail در TSMC) برای فناوریهای ۲ تا ۱.۴ نانومتر هستند، IBM با معماری NanoStack گامی فراتر به سوی ادغام سهبعدی کامل (CFET) برداشته است. این نشان میدهد که cpu های ibm از نظر طراحی بنیادی چندین سال جلوتر از روند فعلی بازار قرار دارند.
- شتاب اینتل (Intel): برنامههای اینتل نشاندهنده تلاشی گسترده برای بازگشت به جایگاه اول تولید نیمههادیهاست. اگر اینتل بتواند تولید 10A (۱ نانومتری) را در اواخر ۲۰۲۷ آغاز کند، ممکن است زودتر از شرکای IBM محصول تجاری خود را وارد بازار کند، هرچند چالشهای فنی و بلوغ کیتهای توسعه (PDK) در این سطح بسیار بالاست.
- استراتژی احتیاطی اپل (Apple) و TSMC: اپل معمولاً اولین شرکتی است که از جدیدترین پردازندههای TSMC استفاده میکند. با توجه به چالشهای حرارتی و هزینه گزاف ویفرهای زیر ۱ نانومتر، گزارشها حاکی از آن است که اپل احتمالاً برای سالهای آینده روی ارتقای پردازندههای کلاس ۱.۴ نانومتر (مانند A14) تمرکز خواهد کرد و جهش مستقیم به ۱ نانومتر را تا زمان تثبیت فناوری و منطقی شدن قیمتها به تعویق میاندازد. حضور NanoStack در بازار میتواند TSMC را مجبور به تسریع روند توسعه CFET و کاهش قیمتها کند.
جایگاه چین در نبرد ۱ نانومتری: دور زدن تحریمها با معماری متفاوت
در بررسی رقابت غولهای نیمههادی، نمیتوان از تلاشهای چین چشمپوشی کرد. به دلیل تحریمهای شدید ایالات متحده و عدم دسترسی به دستگاههای لیتوگرافی High NA EUV شرکت ASML، چین عملاً امکان تولید پردازندههای ۱ نانومتری با معماریهای سیلیکونی (مثل آنچه IBM یا اینتل انجام میدهند) را ندارد. اما پکن به جای تسلیم شدن، سرمایهگذاری عظیمی روی تغییر متریال پایه انجام داده است.
محققان چینی به جای سیلیکون، به سراغ مواد دو بعدی (مانند مولیبدن دیسولفید) رفتهاند که ضخامتی به اندازه تنها یک اتم دارند. اگر میخواهید بدانید این رویکرد متفاوت چگونه میتواند تحریمهای تراشهای را بیاثر کند و تفاوت آن با فناوری IBM چیست، پیشنهاد میکنیم مقاله جامع ما درباره تکنولوژی CPU های یک نانومتری و مواد دو بعدی چین را مطالعه کنید.
نتیجهگیری
رونمایی از تراشه ۰.۷ نانومتری توسط IBM تنها یک موفقیت گذرا در اخبار تکنولوژی نیست، بلکه نمایانگر یک تغییر بنیادین در شیوه نگرش مهندسی به طراحی تراشه است. در شرایطی که بسیاری از متخصصان زنگ خطر پایان قانون مور را به صدا درآورده بودند، IBM با معرفی معماری NanoStack به روشنی نشان داد که با تغییر استراتژی از توسعه در سطح افقی به مقیاسپذیری در عمق و ارتفاع، میتوان مرزهای سیلیکون را برای دستکم یک دهه دیگر به جلو راند.
توسعه cpu 1 نانو متری، با قابلیت جای دادن ۱۰۰ میلیارد ترانزیستور در ابعادی به اندازه یک ناخن، همراه با دستاوردهای خارقالعادهای نظیر کاهش ۴۰ درصدی مساحت حافظه کش SRAM و کاهش ۷۰ درصدی مصرف انرژی، پاسخگوی مستقیم چالشهای امروز و فردای حوزه هوش مصنوعی است. این معماری نه تنها سرعت و توان محاسباتی سرورهای ابری و ابررایانهها را متحول خواهد کرد، بلکه نویدبخش دستگاههای سیاری است که میتوانند روزها بدون نیاز به شارژ در سطوح بالای پردازشی فعالیت کنند.
با ظهور پردازندههای قدرتمند ۱ نانومتری، هارددیسکها و حتی SSDهای معمولی به گلوگاه تبدیل میشوند. دیتاسنترهای آینده برای همگام شدن با این پردازندهها به شدت به پروتکلهای فوقسریع مانند [NVMe-oF در شبکههای SAN و NAS] وابسته خواهند بود.
اگرچه چالشهای مهندسی عظیمی در زمینه مدیریت حرارت، پیوند دقیق ویفرها و هزینههای نجومی دستگاههای High NA EUV در مسیر تجاریسازی این تراشهها قرار دارد، اما شبکه قدرتمند شرکای IBM، به ویژه سرمایهگذاریهای عظیم شرکت راپیدوس در ژاپن، چشماندازی روشن برای عبور از این موانع تا اوایل دهه ۲۰۳۰ ترسیم میکند. مقایسه این فناوری با نقشهراه سایر غولهای صنعت مانند اینتل و TSMC تایید میکند که رقابت در عرصه زیر ۱ نانومتر و معماری CFET آغاز شده است و IBM بار دیگر جایگاه خود را به عنوان خطشکن نوآوری در قلب جدیدترین cpu های جهان تثبیت کرده است.